-
Notifications
You must be signed in to change notification settings - Fork 0
/
DRAWINGS.DOC
174 lines (78 loc) · 3.4 KB
/
DRAWINGS.DOC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
********************************
*** ***
*** Datei : DRAWINGS.DOC ***
*** ***
********************************
Gesamtschaltbilder:
-------------------
MES.DWG <-> Meßwert-Erfassungs-System ( Prinzipschaltbild )
IOBOX.DWG <-> Interface-Box ( Prinzipschaltbild )
EINSCHUB.DWG <-> Z80-ECB Subcomputer ( 19"-Einschub-Rack )
TOOLS.DWG <-> Entwicklungsumgebung ( Hard- & Software )
TURBO.DWG <-> Speicheraufteilung Pascal ( Memorymap )
Timerkarte:
-----------
TIMERK.DWG <-> Bestückungsplan
TIMERPLN.DWG <-> Gesamtschaltplan
TIMERCTC.DWG <-> CTC-Beschaltung & Timerkarten-Ausgänge
PC-I/O-Wrap Karte:
------------------
PCWRAP1.DWG <-> Bestückungsplan
PCWRAP2.DWG <-> Gesamtschaltplan
PCWRAP3.DWG <-> PPI-Reset-Save-Logic
FIFO-Karte:
-----------
FIFO1.DWG <-> Bestückungsplan
FIFO2.DWG <-> Gesamtschaltplan
FIFO3.DWG <-> Steckerbelegung FIFO-Karte
FIFO4.DWG <-> Rechnerkopplungsschema ( IBM PC XT <-> Z80-ECB )
FIFO5.DWG <-> Treiberbeschaltung BUS-IN
FIFO6.DWG <-> Treiberbeschaltung BUS-OUT
Z8038FIO.DWG <-> FIFO-Bauteil für Bibliothek ( Pinbelegung )
FIFO-Treiberkarte:
------------------
FIFODRV1.DWG <-> Bestückungsplan
FIFODRV2.DWG <-> Gesamtschaltplan
PIO-Treiberkarte (IOB):
-----------------------
PIODRV1.DWG <-> Bestückungsplan
PIODRV2.DWG <-> Gesamtschaltplan
VFC-Wandlerkarte:
-----------------
VFC1.DWG <-> Bestückungsplan
VFC2.DWG <-> Schaltplan eines VFC's ( OpAmp-VFC )
VFC3.DWG <-> Schaltplan Stromversorgung
Zählerkarte:
------------
COUNTER1.DWG <-> Bestückungsplan TTL-Zähler
COUNTER2.DWG <-> Gesamtschaltplan TTL-Zähler
COUNTER3.DWG <-> Bestückungsplan ECL-Zähler
TIMCOUNT.DWG <-> Timingdiagramm der Zähleransteuerung
Frequenz-Dekaden Interface:
---------------------------
FREQU1.DWG <-> computerseitiger Schaltplan ( alter I/O-Bus )
FREQU2.DWG <-> Dekadenseitiger Schaltplan
FREQU3.DWG <-> Frequenz-Dekadeninterface ( Prinzipschaltbild )
FREQU4.DWG <-> Frequenz-Dekadeninterface ( Bestückungsplan )
TIMFREQU.DWG <-> Timingdiagramm der HF-Dekadenansteuerung
Testmeßprogramm FLUOTEST:
-------------------------
FLOWFLUO.DWG <-> Flußdiagramm FLUOTEST
TIMFLUO.DWG <-> Timingdiagramm FLUOTEST
ZUSTFLUO.DWG <-> Zustandsdiagramm FLUOTEST
Simulationsprogramm SPEKTRUM:
-----------------------------
FLOWSPK1.DWG <-> Flußdiagramm SPEKTRUM
FLOWSPK2.DWG <-> Flußdiagramm SPEKTRUM
FLOWSPK3.DWG <-> Flußdiagramm SPEKTRUM
Verschiedene:
-------------
LASER.DWG <-> Experimentaufbau : Optogalvanik
POLSPEC.DWG <-> Experimentaufbau : Polarisationsspektroskopie
RECHNKOP.DWG <-> Arten der Rechnerkopplungen
(Seriell, Parallel, Dual-Port-RAM, FIFO)
SIGNAL.DWG <-> Prinzip der "Dual-Line-Übertragung"
(Gerichteter Zustandsgraph, Subgraph)Š
Z80MAP.DWG <-> Speicherbelegung des Z80-Subrechners
REALTIM1.DWG <-> Bisherige Scanverfahren
REALTIM2.DWG <-> Neues Scanverfahren (mit "Echtzeit"-ANALYSE)